

1.1.1

展开»

1/1题

1



1.多选题 (2分)

1) 下面选项中是用集成电路实现电路系统的好处的是： ____

- ☒ A 体积小、重量轻
- ☒ B 单位功能的制造成本低
- ☒ C 性能高
- ☒ D 可靠性高
- ☒ E 功能更丰富

本题得分：2

正确答案：ABCDE (少选不得分)

1.2.1

展开»

2/2题

1




2



1.单选题 (1分)

2) 如果利用开关共享的方法化简下面的MOS开关网络, 那么晶体管M2和晶体管M___可以合并成一个,



(A) 3

(B) 5

(C) 6

(D) 7

(E) 8

本题得分: 1

正确答案: E

1.2.2

展开»

2/2题

1



2



2.单选题 (1分)

晶体管M4和晶体管M___可以合并成一个。

(A) 1

(B) 5

(C) 6

(D) 7

(E) 8

本题得分：1

正确答案：C

1.3.1

展开»

2/2题

1




2



1.单选题 (1分)

请写出下面逻辑门所对应的布尔表达式是



- A. $\overline{A+B+C}$ B. $\overline{ABC}$ C. $A+B+C$ D. ABC

☐ A 图中A

☒ B 图中 B

☐ C 图中C

☐ D 图中 D

本题得分: 1

正确答案: B

1.3.2

展开»

2/2题

1




2



2.多选题 (2分)

如果要用一个静态互补 CMOS 逻辑门实现 $Z = \overline{AB + C}$ 的逻辑功能，其电路图如下，其中编号 (1) - (6) 依次应该连接的信号是：_____



- ☒ A ABCCAB
- ☒ B BACCAB
- ☐ C BACACB
- ☐ D ABCABC

本题得分：0

正确答案：AB (少选不得分)

[收起解析](#) ^

注意：彼此并联或串联的两个晶体管交换输入端不改变逻辑功能

1.4.1

展开»

4/4题

1



2



3



4



1.单选题 (1分)

集成电路的主要生产阶段分为: 圆片制备->前端工艺->后端工艺->划片->封装, 其中器件之间的导线连接是在第__步完成的。

(A) 1

(B) 2

(C) 3

(D) 4

(E) 5

本题得分: 1

正确答案: C

1.4.2

展开»

4/4题

1


2

3

4

2.单选题 (1分)

下图的版图中NMOS管在__边, PMOS管在__边。



☒ A 左, 右

☐ B 右, 左

本题得分: 1

正确答案: A

1.4.3

展开»

4/4题

1



2



3




4



3.单选题 (1分)

在下面的晶体管剖面图中依次标出各个编号所指的部位对应的MOS管的结构名称和此晶体管的类型, 表述正确的是____



- ☐ A 栅、源/漏区、源/漏区、衬底、NMOS
- ☐ B 衬底、源/漏区、源/漏区、栅、PMOS
- ☒ C 栅、源/漏区、源/漏区、衬底、PMOS
- ☐ D 源/漏区、栅、衬底、源/漏区、NMOS

本题得分: 1

正确答案: C

1.4.4

展开»

4/4题

1

2

3

4

4.单选题 (1分)

N阱的引出端处需要进行___型的重掺杂

A n

B p

本题得分: 1

正确答案: A

2.1.1

展开»

2/2题

1



2



1.多选题 (2分)

下面工艺参数变化会使得NMOS硅栅晶体管的阈值电压升高的有

- ☐ A 多晶硅和衬底半导体材料之间的功函数差的绝对值增大
- ☐ B 栅极氧化层厚度变薄（单位面积的栅氧化层电容增大）
- ☒ C 氧化层中的表面电荷（正电荷）减少
- ☒ D 在沟道区人工注入p型杂质离子使得单位面积的电荷密度升高

本题得分：2

正确答案：CD (少选不得分)

收起解析 ^

NMOS管增大功函数差绝对值，会降低阈值电压；栅氧化层厚度变薄会使得单位面积的栅氧化层电容增大，强反型所需要充电的电荷是不变的，电容增大，对应的电容电压（即阈值电压）就会减小；氧化层表面正电荷增加了 $V_{gs}=0$ 时衬底中的负电荷，可以降低阈值电压，相应地，当表面电荷量减小，阈值电压就会升高；在沟道区注入多余的p型离子，增加单位面积的电荷密度，将使 Q_B 的绝对值增大（注意NMOS的 Q_B 是负数），阈值电压升高，因此正确答案是C和D。这道题目也可以从课程中给出的VT公式（本节附件讲义第13页）直接得出，需要注意公式中各个符号在NMOS管中的正负号。

2.1.2

展开»

2/2题

1



2



2. 填空题 (2分)

增强型PMOS晶体管的阈值电压__  < __0, 发生强反型时的VGS应该__  < __0。(填写>或<号)

本题得分: 2

正确答案:

填空1: <

填空2: <

可乱序作答

2.2.1

展开»


2/2题

1

2

1.单选题 (1分)

下图是短沟增强型NMOS管的一阶手工分析模型的源漏电流-源漏电压关系图，L1、L2和L3三条虚线把晶体管的工作区划分为三个区域（分别用I、II、III表示），它们分别对应线性区（电阻区）、速度饱和区和饱和区。下列工作区名称对应关系正确的是



- ☐ A I-线性区，II-饱和区，III-速度饱和区
- ☐ B I-速度饱和区，II-饱和区，III-速度饱和区
- ☐ C I-截止区，II-速度饱和区，III-饱和区
- ☒ D I-线性区，II-速度饱和区，III-饱和区

本题得分：1

正确答案：D

2.2.2

展开»

2/2题

1



2



2. 填空题 (2分)

短沟MOSFET速度饱和区工作时漏源电流与 $(V_{GS}-V_T)$ 的__ __次方成正比；长沟器件饱和区工作时漏源电流与 $(V_{GS}-V_T)$ 的__ __次方成正比。
(填阿拉伯数字)

本题得分：2

正确答案：

填空1： 1/一

填空2： 2/二

可乱序作答

2.3.1

展开»

2/2题

1




2



1.多选题 (2分)

根据下图所示的MOS管版图，可知下列几个寄生电容与沟道宽度 W 成正比的有（粉色为多晶硅层，绿色为有源区层，黑色为接触孔层，深绿色为金属层）



- ☒ A 栅与源漏区的耦合电容
- ☒ B 扩散区的底板电容
- ☒ C 栅-沟道电容
- ☐ D 扩散区的侧壁电容

本题得分：2

正确答案：ABC (少选不得分)

2.3.2

展开»

2/2题

1



2



2. 填空题 (3分)

已知一个MOS管的单位面积栅氧化层电容等于 $6 \text{ fF}/\mu\text{m}^2$, 它的沟道宽度为 $2 \mu\text{m}$, 有效沟道长度为 $0.25 \mu\text{m}$, 当它的源漏端和栅极都接地的时候, 它的栅极的MOS电容 (不考虑交叠) 等于___ ___fF; 当把栅极电压提高到阈值电压以上, 栅极的对地电容 (不考虑交叠) 等于___ ___fF; 当把漏极电压提高 (V_{GS} 维持 $>V_T$), 随着 V_{DS} 增加, 栅极的对地电容会_ _ (增大/减小)。(所有小数保留小数点后两位)

本题得分: 3

正确答案:

填空1: 3.00/3

填空2: 3.00/3

填空3: 减小

可乱序作答

2.4.1

展开»

2/2题

1



2



1.多选题 (2分)

下列参数变化会引起NMOS晶体管阈值电压降低的是



A 沟道长度 L 缩短



B 晶体管的 V_{DS} 增大



C 源端电位升高 (衬底接地)



D 增加衬底掺杂浓度

本题得分: 2

正确答案: AB (少选不得分)

2.4.2

展开»

2/2题

1



2



2.填空题 (1分)

一个PMOS管的零偏置 ($V_{BS}=0$) 阈值电压等于-0.4V, 体效应系数等于-0.4, 计算 $V_{SB}=-2.5V$, $2\phi_F=0.6V$ 时的阈值电压等于_ _V (保留小数点后两位) 。

本题得分: 1

正确答案:

填空1: -0.79

可乱序作答

2.5.1

展开»

2/2题

1



2



1.单选题 (1分)

亚阈值电流的大小和晶体管的过驱动电压 $V_{GS}-V_T$ 成____关系。

- ☒ A 指数
- ☐ B 平方
- ☐ C 线性
- ☐ D 无

本题得分：1

正确答案：A

2.5.2

展开»

2/2题

1




2



2.多选题 (2分)

下图的NMOS晶体管存在的电源漏电流有____ (注意晶体管的偏置情况!)



- ☒ A 亚阈值漏电流
- ☐ B 栅氧漏电流
- ☒ C 扩散区pn结漏电流
- ☒ D 栅极感应漏端漏电

本题得分: 2

正确答案: ACD (少选不得分)

收起解析 ^

栅氧化层隧穿电流是沟道中的载流子隧穿穿过氧化层形成的电流, 其形成条件包括 (1) 栅极和沟道之间存在电势差, (2) 沟道区中存在载流子——即晶体管开启存在沟道, 而本题中的NMOS处于截止状态, 因此不存在栅氧漏电流。

2.6.1

展开»

1/1题

1



1.单选题 (1分)

当温度升高时, MOS管的漏极饱和电流将____, 亚阈值漏电流将_____。

- ☐ (A) 上升, 下降
- ☐ (B) 上升, 上升
- ☒ (C) 下降, 上升
- ☐ (D) 下降, 下降

本题得分: 1

正确答案: C

3.1.1

展开»

2/2题

1





2



1.单选题 (1分)

下列VTC曲线图对应功能正确的反相器的是: ()



A

B

C

D

本题得分: 1

正确答案: A

3.1.2

展开»

2/2题

1



2



2.单选题 (1分)

对一个CMOS反相器，增大PMOS管和NMOS管的沟道宽度之比(W_p/W_n)，其开关阈值将____；当NMOS管的阈值电压变大，对称反相器所对应的 W_p/W_n 应该_____。

(A) 增大；增大

(B) 减小；减小

☒ (C) 增大；减小

(D) 减小；增大

本题得分：1

正确答案：C

3.2.1

展开»

4/4题

1



2



3



4



1.单选题 (1分)

数字集成电路中的噪声来源主要有片内的____噪声, 和来自片外的____噪声, 前者与信号摆幅____, 后者与信号摆幅____。

- ☐ A 耦合, 电源地, 无关, 成正比
- ☒ B 耦合, 电源地, 成正比, 无关
- ☐ C 电源地, 耦合, 成正比, 无关
- ☐ D 电源地, 耦合, 无关, 成正比

本题得分: 1

正确答案: B

3.2.2

展开»

4/4题

1



2



3




4




2.单选题 (1分)

下列两种反相器的VTC曲线，正确的是——



A



B

A

B

本题得分：1

正确答案：A

3.2.3

展开»

4/4题

1



2



3



4



3.判断题 (1分)

当电源电压低于MOS管的阈值电压后逻辑门将无法正常工作。



本题得分：1

正确答案：错误

3.2.4

展开»

4/4题

1



2



3



4



4.判断题 (1分)

可靠工作的反相器的VTC曲线按照导数可以分为三个区间，从左到右依次是导数 >-1 ，导数 <-1 ，导数 >-1 ，它们之间的分界点对应反相器的最低输入高电平和最高输入低电平。



本题得分：0

正确答案：正确

3.3.1

展开»

3/3题

1



2




3



1.单选题 (1分)

下图所示的NOR门下列两种情形所对应的开关阈值电压高的是____



A

A=0, B信号变化

B

A和B一起按相同的方向变化

本题得分: 1

正确答案: A

收起解析 ^

A=1,B=0时, NOR门输出低电平, 因此影响电路稳定性的噪声是引起输出向1翻转的噪声, 即电路的高电平噪声容限; 由于当前情形只要A由1变为0, 电路就会翻转 (B由0变1不会改变电路输出), 即A是当前的关键信号, 所以电路状态对A的噪声敏感; 综上所述, 影响电路稳定性的噪声容限是A的高电平噪声容限。

3.3.2

展开»

3/3题

1



2




3



2. 单选题 (1分)

下图所示的NOR门，当 $A=1$, $B=0$ ，影响电路稳定性的噪声容限是_____



- ☒ A A输入端的高电平噪声容限
- ☐ B A输入端的低电平噪声容限
- ☐ C B输入端的高电平噪声容限
- ☒ D B输入端的低电平噪声容限

本题得分：0

正确答案：A

[收起解析](#) ^

$A=1, B=0$ 时，NOR门输出低电平，因此影响电路稳定性的噪声是引起输出向1翻转的噪声，即电路的高电平噪声容限；由于当前情形只要A由1变为0，电路就会翻转（B由0变1不会改变电路输出），即A是当前的关键信号，所以电路状态对A的噪声敏感；综上所述，影响电路稳定性的噪声容限是A的高电平噪声容限。

3.3.3

展开»

3/3题

1



2




3



3.单选题 (1分)

下图所示的NOR门哪种输入图形对应的开关阈值电压大? ____



☒ A A=0, B变化

☐ B B=0, A变化

本题得分: 0

正确答案: B

[收起解析](#) ^

考虑体效应影响后, B连接的PMOS管的阈值电压比A控制的PMOS管低(绝对值更大), 所以B管导通需要的输入电压更低, 因此B变化对应的开关阈值电压更低。

4.1.1

展开»

5/5题

1



2



3



4



5



1. 填空题 (1分)

一个CMOS反相器的假设该反相器输出端翻转时的充电电阻和放电电阻是恒定的，充电电阻为 $108.5\text{k}\Omega$ ，放电电阻为 $13\text{k}\Omega$ ，其驱动的负载电容为 6fF ，求它的传播延时等于 ps (精确到小数点后1位)

本题得分：0

正确答案：

填空1: 251.5

可乱序作答

4.1.2

展开»

5/5题

1



2



3



4



5



2.单选题 (1分)

一个CMOS反相器它所驱动的外部负载电容远大于它自身的寄生电容（即不考虑反相器自身的寄生负载电容），当维持两个晶体管的沟道长度不变，把它们的沟道宽度（W值）同时放大2倍，那么它的传播延时将近似（）

- ☐ A 增大2倍
- ☒ B 缩小2倍
- ☐ C 不变
- ☐ D 增大4倍
- ☐ E 缩小4倍

本题得分：1

正确答案：B

[收起解析](#) ^

按照理想的手工分析模型，由于反相器中每个MOS管的漏端寄生电容（即输出节点上的本征负载）与W成正比，而MOS管的等效导通电阻与W成反比，而传播延时与RC的积成正比，所以当只考虑本征负载时，改变晶体管尺寸RC的积是不变的，传播延时近似不变，这也是反相器本征延时的重要性质。

4.1.3

展开»

5/5题

1



2



3



4



5



3.单选题 (1分)

一个CMOS反相器它所驱动的外部负载电容远小于它自身的寄生电容（即只考虑反相器自身的寄生负载电容），当维持两个晶体管的沟道长度不变，把它们的沟道宽度（W值）同时放大2倍，那么它的传播延时将近似（）

- ☐ A 增大2倍
- ☐ B 缩小2倍
- ☒ C 不变
- ☐ D 增大4倍
- ☐ E 缩小4倍

本题得分：1

正确答案：C

收起解析 ^

按照理想的手工分析模型，由于反相器中每个MOS管的漏端寄生电容（即输出节点上的本征负载）与W成正比，而MOS管的等效导通电阻与W成反比，而传播延时与RC的积成正比，所以当只考虑本征负载时，改变晶体管尺寸RC的积是不变的，传播延时近似不变，这也是反相器本征延时的重要性质。

4.1.4

展开»

5/5题

1

×

2

✓

3

✓

4

✓

5

✓

4.单选题 (1分)

CMOS反相器的传播延时随着电源电压升高而____

A 变长

B

✓ 变短

C 不变

本题得分：1

正确答案：B

4.1.5

展开»

5/5题

1

×

2

✓

3

✓

4

✓

5

✓

5. 填空题 (3分)

对称反相器的 t_{pLH} __ ✓ = __ t_{pHL} (=,<,>), PMOS和NMOS管尺寸比的工业界经验值为 $W_p: W_n$ = __ ✓ 2 __ : __ ✓ 1 __

本题得分: 3

正确答案:

填空1: =

填空2: 2

填空3: 1

可乱序作答

4.2.1

展开»


3/3题

1

2

3

分析下图所示的逻辑门，如果采用对称逻辑门设计，图中的几个晶体管尺寸系数应该是：W1= ，W2= ，W3= ，W4= 。（设与它驱动能力相同的对称反相器的NMOS管的W值为单位1，所有晶体管的沟道长度L都相同。）



本题得分：4

正确答案：

填空1：8

填空2：8

填空3：2

填空4：1

4.2.2

展开»

3/3题

1

✓

2

✓

3

✓

2.判断题 (1分)

判断题：复杂逻辑门的传播延时与它的输入图形无关。

✓

✗

本题得分：1

正确答案：错误

4.2.3

展开»

3/3题

1

2

3

3.单选题 (1分)

大扇入或非门的最大传播延时与它的扇入 ()

☐ A 成正比

☒ B 成平方关系

☐ C 无关

☐ D 成反比

本题得分：1

正确答案：B

4.3.1

展开»

1/1题

1



1.单选题 (1分)

真实逻辑门的延时与输入信号的翻转时间___, 与逻辑门的负载电容___。

- ☐ A 有关, 无关
- ☐ B 无关, 成线性关系
- ☐ C 有关, 成线性关系
- ☒ D 有关, 成非线性关系

本题得分: 1

正确答案: D

[收起解析](#) ^

真实情况中逻辑门的延时与输入信号的翻转时间和外部负载电容之间存在着非线性的关系, 因此工业界使用的EDA工具中采用非线性查找表模型 (NLDM) 来计算单元延时。我们所讲授的简单模型只适用于手工分析。

4.4.1

展开»

4/4题

1



2



3



4



1.单选题 (1分)

下列因素哪个不会影响一种给定逻辑门的本征延时 () (注: 不是归一化本征延时)



尺寸系数



工艺参数



电源电压



温度

本题得分: 1

正确答案: A

4.4.2

展开»

4/4题

1



2



3



4



2.判断题 (1分)

逻辑门的努力延时随着门的尺寸系数增大而减小。



本题得分：1

正确答案：正确

4.4.3

展开»

4/4题

1



2



3



4



3. 填空题 (2分)

一个对称的3输入NAND门的逻辑努力等于_ _ (写成分数形式)

如果上题中的3输入NAND门的等效扇出 $f=4$ ，已知自载系数 $\gamma=1$ ，那么它的归一化的努力延时等于_____ _____ (写成分数形式)

本题得分：2

正确答案：

填空1: 5/3

填空2: 20/3

可乱序作答

4.4.4

展开»

4/4题

1



2



3



4



4.单选题 (1分)

逻辑努力和下列哪些因素有关 ()



尺寸系数



逻辑门的结构



工艺参数



外部负载

本题得分：1

正确答案：B

[收起解析](#) ^

逻辑努力是归一化的本征时间常量，本征时间常量与逻辑门的尺寸系数无关；经过归一化处理，逻辑努力和工艺参数也无关。本征时间常量是逻辑门的驱动电阻和输入电容的乘积，和外部负载无关。

4.5.1

展开»

7/7题

1

✓

2

✓

3

✓

4

✓

5

✓

6

✓

7

✓

1.判断题 (1分)

一个组合逻辑电路性能优化的目标是使得输入到输出的每条路径的延时都最短。

✓

✗

本题得分：1

正确答案：错误

4.5.2

展开»

7/7题

1

2

3

4

5

6

7

2.判断题 (1分)

通过复制电路的方式把关键路径上的分支结构去掉是一种能够缩短关键路径延时的优化技术。

✓

✕

本题得分：1

正确答案：正确

4.5.3

展开»

7/7题

1



2



3



4



5



6



7



3.单选题 (1分)

一条组合逻辑路径，调整各级门的尺寸系数使得路径延时最短时对应的条件是

- ☐ A 所有逻辑门的尺寸系数取最小值
- ☐ B 所有逻辑门的尺寸系数取面积允许的最大值
- ☒ C 每级门的门努力都相等
- ☐ D 门级门的逻辑努力都相等

本题得分：1

正确答案：C

4.5.4

展开»

7/7题

1



2



3



4



5



6



7



4.单选题 (1分)

对于存在多管堆叠结构的大扇入逻辑门，应该把关键输入信号（最晚到达的信号）连接到（）



内侧的晶体管上



外侧的晶体管上



尺寸最大的晶体管上

本题得分：1

正确答案：A

4.5.5

展开»

7/7题

1



2



3



4



5



6



7



5.单选题 (1分)

组合逻辑路径存在分支时会使得路径的延时____

☒ A 增大

☐ B 减小

☐ C 不变

本题得分：1

正确答案：A

4.5.6

展开»

7/7题

1



2



3



4



5



6



7



6. 填空题 (1分)

对于一条逻辑级数可变的逻辑路径，为了减小路径延时，通常将每级门的门努力设为

✓ 4

本题得分：1

正确答案：

填空1： 4

可乱序作答

4.5.7

展开»

7/7题

1



2



3



4



5



6




7




7.单选题 (1分)


考虑如下3种6输入静态互补CMOS的AND门（标准反相器 $W_p/W_n=2$ ，自载系数 $=1$ ）。算一算，当路径电气努力 $F=1$ 时下列哪个设计最快。（）



(a)



(b)



(c)

A

B

C

本题得分: 1

正确答案: B

收起解析 ^

可以求得 (a) 的路径逻辑努力 $G=8/3$ ，总的本征延时 $P=6+1$ ，当 $F=1$ 时，它的延时 $D=P+2\sqrt{GF}=10.3$ ；(b)的 $G=5/3 \times 5/3$ ，总的本征延时 $P=3+2$ ，当 $F=1$ 时，它的延时 $D=5+2\sqrt{(5/3 \times 5/3)}=8.3$ ；(c) 类似地，可求得 $D=11.8$ 。

$$D = 3+1+2+1+4(5/3 \times 4/3)^{(1/4)}$$

5.1.1

展开»

1/1题

1

1.多选题 (2分)

多选择题：芯片的功耗会影响下列哪些系统指标（）

A

 待机时间

B

 散热成本

C

 可靠性

D

 设计复杂度

本题得分：2

正确答案：ABC (少选不得分)

5.2.1

展开»

4/4题

1



2



3



4



1.单选题 (1分)

一个逻辑门输出从低电平向高电平翻转的过程中存在___动态功耗,从高电平向低电平翻转的过程中存在___动态功耗



A

电容充电功耗和直流通路引起的功耗, 直流通路引起的功耗



B

电容充电功耗和直流通路引起的功耗, 电容充电功耗和直流通路引起的功耗



C

电容充电功耗, 直流通路引起的功耗



D

直流通路引起的功耗, 电容充电功耗和直流通路引起的功耗



E

电容充电功耗和直流通路引起的功耗, 无

本题得分: 1

正确答案: A

5.2.2

展开»

4/4题

1



2



3



4



2.多选题 (2分)

一个数字电路的平均功耗和下列哪些量成正比()



开关活动性



工作频率



电路的寄生电容



全摆幅时的电源电压

本题得分：0

正确答案：ABC (少选不得分)

5.2.3

展开»

4/4题

1



2



3



4



3.判断题 (1分)

在实际电路设计中为了减小整个芯片的短路电流功耗，通常要使得所有逻辑门的输入信号翻转速度比输出信号快（）



本题得分：1

正确答案：错误

5.2.4

展开»

4/4题

1

✓

2

✗

3

✓

4

✓

4.判断题 (1分)

避免组合逻辑的动态冒险有利于降低电路的功耗 ()

✓

✗

本题得分: 1

正确答案: 正确

5.3.1

展开»

2/2题

1

×

2

×

1.多选题 (2分)

一个输入为0的CMOS反相器的PMOS管存在哪些会引起静态功耗的漏电流 ()

- ☒ A 栅氧化层隧穿电流
- ☐ B 亚阈值漏电流
- ☒ C 栅极感应漏端漏电GIDL
- ☒ D pn结反偏漏电流 (BTBT)

本题得分：0

正确答案：A (少选不得分)

收起解析 ^

输入为0的CMOS反相器，PMOS为导通状态

5.3.2

展开»

2/2题

1



2



2.单选题 (1分)

一个大扇入NAND门的静态功耗随着等于0的输入信号的数量增加而____

A

增大

B

减小

本题得分：0

正确答案：B

5.4.1

展开»

3/3题

1



2



3



1. 填空题 (2分)

当一个逻辑门的电容以外部负载电容为主时，把它的尺寸放大2倍，以减小传播延时，它的平均功耗将变为原来的_  0.5 _倍，一次翻转的能量消耗将是原来的_  1 _倍。

本题得分：1

正确答案：

填空1： 2

填空2： 1

可乱序作答

收起解析 ^

这道题目考察的是“功耗延时积”的概念，电路一次翻转的总能耗，也就是功耗延时积等于 $0.5 CV^2$ ，当电源电压固定，它就之和电路的总电容成正比，题目中提到“逻辑门的电容以外部负载电容为主”，也就是说它的本征电容可以忽略，也就意味着，增大逻辑门尺寸的时候，总的电容近似不变，那么它的一次翻转的能量消耗是不变的，所以第2项的答案应该是1倍。而平均功耗则是等于单位时间内电容充电的能量，它和充电电流成正比（ $P=IV$ ），当逻辑门尺寸增大2倍，根据晶体管电流方程可知，它的导通电流会相应地增大2倍，所以它的平均功耗增大2倍，所以第一空应该填2。同时它的延时会缩小两倍，而功耗延时积PDP保持不变，这和前面分析的总能耗是原来1倍是一致的。

5.4.2

展开»

3/3题

1



2



3



2.多选题 (2分)

当一个电路的静态功耗不可忽略时，关于使它一次翻转消耗的总能量最小的电源电压的表述正确的是（）

A

应该充分降低VDD

B

能耗与VDD不是单调关系，存在一个最优的电源电压

C

过低的VDD会引起静态能耗增加

D

最优的VDD通常小于晶体管的阈值电压

本题得分：2

正确答案：BCD (少选不得分)

收起解析 ^

静态能耗等于静态漏电流和翻转过程所需时间的乘积，虽然VDD降低会降低漏电流，但是也会延长电路翻转的延时，而后者变化幅度更大，因此翻转过程消耗的总静态能耗是随着VDD下降而增大的。

5.4.3

展开»

3/3题

1



2




3



3.单选题 (1分)

考虑下图电路，已知 C_{ext} 与 C_{g1} 的比值等于4时，如果对给定的第二级反相器的尺寸系数 f ，通过调节电源电压使得电路的总延时不大于额定电压和 $f=1$ 时的延时的情况下，能耗最低，那么 $f=1.2$ 和 $f=1.4$ 两种情况下对应的最优能耗哪个更小？()



A $f=1.2$

B $f=1.4$

本题得分：1

正确答案：B

6.1.1

展开»

4/4题

1



2



3



4



1. 填空题 (2分)

集成电路的互连线存在的寄生电容主要有__ 对地 __电容和__ 线间 __电容两种。

本题得分：2

正确答案：

填空1：对地

填空2：线间

可乱序作答

6.1.2

展开»

4/4题

1



2



3



4



2.多选题 (2分)

下列因素会影响一条导线的总的寄生电容的有____

A

绝缘层的厚度

B

导线的宽度

C

导线之间的线间距

D

金属层的厚度

本题得分：2

正确答案：ABCD (少选不得分)

6.1.3

展开»

4/4题

1



2



3



4



3.多选题 (2分)

数字集成电路中的寄生电感的影响主要考虑____线上的寄生。

☒ A 电源

☒ B 地

☐ C 时钟

☐ D 数据信号

本题得分：0

正确答案：AB (少选不得分)

6.1.4

展开»

4/4题

1



2



3



4



4.判断题 (1分)

一条集成电路导线，当把它的宽度和长度同时扩大2倍它的总的寄生电阻不变。



本题得分：1

正确答案：正确

收起解析 ^

集成电路导线的电阻值和它的方块数成正比，一个方块的电阻值是一个常数——和方块的边长无关。当宽度和长度变化相同的比例时，导线所包含的方块数不变，总电阻不变

6.2.1

展开»

4/4题

1



2



3



4



1.单选题 (1分)

当导线延时超过逻辑门延时，信号翻转时间也比导线延时短是，应该采用下面哪种延时模型？（）

- ☐ A 集总电容模型
- ☒ B 分布rc模型
- ☐ C 集总RC模型
- ☐ D 看作理想导线

本题得分：1

正确答案：B

6.2.2

展开»

4/4题

1



2



3



4



2.单选题 (1分)

信号经过长导线的传播延时和导线长度的__次方成正比?

(A) 1

(B) 2

(C) 3

(D) 0

本题得分: 1

正确答案: B

6.2.3

展开»

4/4题

1



2



3




4



3. 填空题 (1分)

已知下图电路中反相器的等效驱动电阻等于10 ohm，它的本征电容可以忽略，被驱动的导线的长度为1 mm，单位长度导线的寄生电阻 r 和寄生电容 c 分别为1ohm/ μm 和0.2fF/ μm ，那么反相器加上导线的总的延时等于_ 77.38 _ps? (精确到小数点后2位)



本题得分: 1

正确答案:

填空1: 77.38

可乱序作答

收起解析 ^

解释: 如果设逻辑门的驱动电阻为 R_s ，导线长度为 L ，那么总延时 $t_p = 0.69R_s cL + 0.38rcL^2$

6.2.4

展开»

4/4题

1



2



3



4



4. 填空题 (1分)

通过对一条长导线插入中继器可以使得它的传播延时变成与导线长度的 ✓ 1 次方成正比。（填阿拉伯数字）

本题得分：1

正确答案：

填空1: 1

6.3.1

展开»

7/7题

1



2



3



4



5



6



7



1.多选题 (2分)

下列情形中会使得存在电容串扰时受害信号线受到更大干扰的是_____



A 耦合电容更大



B 干扰信号摆幅大



C 受害信号线是低阻抗节点（被低的驱动电阻驱动）



D 干扰信号翻转速度快

本题得分：0

正确答案： ABD (少选不得分)

6.3.2

展开»

7/7题

1



2



3



4



5



6



7



2.判断题 (1分)

串扰对于数字电路来讲最大的危害是引起了信号延时的大幅波动，增加了电路延时的不确定性。



本题得分：1

正确答案：正确

[收起解析](#) ^

L di/dt效应主要由电源/地引脚的封装引线上的寄生电感引起。

6.3.3

展开»

7/7题

1

×

2

✓

3

✓

4

×

5

✓

6

✓

7

✓

3.判断题 (1分)

IR drop它会引起电路电源电压的波动

✓

×

本题得分: 1

正确答案: 正确

[收起解析 ^](#)

IR drop是由于寄生电阻带来的电源电压偏差, 因为流过电源/线的电流是变化的, 因此它所造成的电压偏差也是波动的。

6.3.4

展开»

7/7题

1



2



3



4



5



6



7



4.判断题 (1分)

L di/dt效应主要由各个引脚的封装引线上的寄生电感引起。



本题得分: 0

正确答案: 错误

收起解析 ^

L di/dt效应主要由电源/地引脚的封装引线上的寄生电感引起。

6.3.5

展开»

7/7题

1



2



3



4



5



6



7



5.单选题 (1分)

下述做法合理吗？在高速芯片设计中往往会加大时钟信号线和周围导线之间的间距，以减小由于串扰造成的时钟信号抖动



合理有效



不合理，这样做不能减轻信号抖动

本题得分：1

正确答案：A

6.3.6

展开»

7/7题

1



2



3



4



5



6



7



6.单选题 (1分)

芯片中通常把电源线和地线布线成纵横交错的网格状,以降低IR drop,其原理是 ()



可以减小各处电路的电源/地线上的寄生电阻



可以减小流过电源/地线上的电流



可以使得芯片各处的电源/地线上的寄生电阻相等



增大导线的对地电容,滤除电压的波动

本题得分: 1

正确答案: A

6.3.7

展开»

7/7题

1



2



3



4



5



6



7



7.多选题 (2分)

增加去耦电容可以抑制 Ldi/dt 效应, 那么芯片内部去耦电容正确的放置方式是()

- ☐ A 在芯片当中的任一位置上放置一个电容
- ☒ B 靠近大的驱动器的地方应该放置去耦电容
- ☒ C 电源线下方应该放置去耦电容
- ☐ D 尽量远离要稳定的电源电压的电路

本题得分: 2

正确答案: BC (少选不得分)

6.4.1

展开»

2/2题

1

✓

2

✓

1.判断题 (1分)

随着工艺特征尺寸缩小芯片中的互连线的延时也在不断缩短。

✓

✗

本题得分: 1

正确答案: 错误

6.4.2

展开»

2/2题

1



2



2.单选题 (1分)

对一个有6层金属的集成电路工艺，在芯片设计时应该选用下列哪一层作为全局连线()
()

- ☐ A M1
- ☐ B M2
- ☐ C M3和M4
- ☒ D M5和M6

本题得分：1

正确答案：D

[收起解析](#) ^

现代集成电路一般使用上层互连作为全局连续，因为这样可以减少导线之间的交叉和布线资源冲突，上层导线通常具有更小的寄生电阻，这样导线较长，电阻也不会太大，这点对于电源线非常重要。